BEST AVAILABLE COPY



Europäisches Patentamt

European Patent Office

Office européen des brevets



(11) EP 1 128 422 A1

(12)

EUROPÄISCHE PATENTANMELDUNG

(43) Veröffentlichungstag: 29.08.2001 Patentblatt 2001/35

(51) Int Cl.7: H01L 21/331, H01L 21/8249

(21) Anmeldenummer: 00103726.6

(22) Anmeldetag: 22.02.2000

(84) Benannte Vertragsstaaten:
AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
MC NL PT SE
Benannte Erstreckungsstaaten:
AL LT LV MK RO SI


(71) Anmelder: Infineon Technologies AG 81541 München (DE) (72) Erfinder: Müller, Karlheinz 84149 Velden/ Vils (DE)

(74) Vertreter: Epping, Wilhelm, Dipl.-Ing. et al Epping Hermann & Fischer Postfach 12 10 26 80034 München (DE)

(54) Verfahren zur Herstellung eines bipolaren Transistors im BiCMOS-Prozess

(57) Zur Herstellung eines bipolaren Transistors in einem BICMOS-Prozeß wird in einem Emitterkontaktbereich (1) ein Platzhalter (9) ausgebildet, der als Maske bei der Implantation der Basiskontaktschicht (10) dient. Anschließend wird der Platzhalter (9) entfernt und

durch das entstehende Emitterkontaktioch ein Podestkollektor und eine Basisschicht implantiert. Anschlie-Bend erfolgt die Ausbildung der Emitterschicht im Emitterkontaktloch. Durch die Anwendung des Verfahrens ergibt sich ein bipolarer Transistor mit niedrigem äußerem Basisbahnwiderstand.



Beschreibung

[0001] Die Erfindung betrifft ein Verfahren zur Herstellung eines bipolaren Transistors in einem BICMOS-Prozeß.

1

[0002] Ein derartiges Verfahren ist aus der US 5,516,708 bekannt. In dem bekannten Verfahren wird auf das Substrat im Emitterkontaktbereich zunächst eine dünne Oxidschicht abgeschieden. Anschließend werden auf die dünne Oxidschicht eine Schicht aus Polysilizium und eine darüberliegende Schicht aus einem Nitrid aufgebracht. Die beiden letzten Schichten werden außerhalb des Emitterkontaktbereichs bis auf die dünne Oxidschicht zurückgeätzt, so daß nur im Emitterkontaktbereich die Schicht aus Polysilizium und die darüberliegende Schicht aus einem Nitrid stehenbleibt. Um die den Emitterkontaktbereich umschließende Basiskontaktschicht auszubilden, wird das Substrat um den Emitterkontaktbereich herum durch den Beschuß mit Ionen dotiert. In einem nächsten Verfahrensschritt läßt man die dünne Oxidationsschicht wachsen, so daß sich insgesamt eine dickere Oxidationsschicht als zuvor ergibt. Entlang dem äußeren Rand des Emitterkontaktbereichs entsteht dadurch eine äußere wulstartige Verdickung der Oxidschicht, die nachfolgend als Abstandsstück bezeichnet wird. Nach dem Aufoxidieren der dünnen Oxidschicht wird im Emitterkontaktbereich die oben aufliegende Nitridschicht und das darunterliegende, in einem Mittenbereich noch vorhandene Polysilizium entfernt. Dadurch werden die Abstandsstücke freigelegt und es ergibt sich im Emitterkontaktbereich eine Oxidschicht, die ein topfartiges Profil aufweist. Danach erfolgt im Emitterkontaktbereich durch die Oxidschicht hindurch die Implantation der Basisschicht im Substrat. Schließlich wird im Emitterkontaktbereich eine Emitterschicht aus Polysilizium abgeschieden. Daran schließt sich das Ausbilden von seitlichen Abstandsstücken und die Kontaktierung der Emitterschicht und der Basiskontaktschicht an.

[0003] Ein Nachteil des bekannten Verfahrens ist, daß die Breite des Emitters durch den Innendurchmesser des am Rand der Emitterkontaktzone umlaufenden Abstandsstücks abhängt. Denn das Abstandsstück wird in einem Oxidationsprozeß erzeugt, der in seinem Ablauf nur schwer kontrollierbar ist. Außerdem erfolgt die 45 Implantation der Basis durch die Oxidschicht hindurch, was eine unterschiedliche Dotierung der Basisschicht zur Folge hat, insbesondere in den äußeren unter dem Abstandsstück gelegenen Bereichen der Basisschicht. Aufgrund der schwachen Dotierung der äußeren Basisschicht ergibt sich ein hoher äußerer Basiswiderstand zwischen dem Rand des Emitters und dem Beginn der Basiskontaktschicht. Der äußere Basisbandwiderstand wird darüber hinaus aufgrund der erwähnten Unsicherheiten bei der Herstellung des Abstandsstücks aus der 55 dünnen Oxidschicht stark schwanken. Beide Effekte sind für das Hochfrequenzverhalten des bipolaren Transistors nachteilig.

[0004] Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein in einem BICMOS-Prozeß integrierbares Herstellungsverfahren für bipolare Transistoren mit geringem äußeren Basisbahnwiderstand anzugeben.

[0005] Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen nach Anspruch 1 ge-

[0006] Bei den Verfahren gemäß der Erfindung dient der Platzhalter zum einem dazu, das Substrat während der Implantation der Basiskontaktschicht abzudecken und dadurch die Ausdehnung der Basiskontaktschicht zum Emitterkontaktbereich zu bestimmen. Die Abmessungen des Platzhalters bestimmen zum andern auch die Ausdehnung des Emitterkontaktlochs und damit die Ausdehnung der durch das Emitterkontaktloch hindurch im Substrat implantierten Basisschicht. Durch das erfindungsgemäße Verfahren wird somit eine zur Basiskontaktschicht komplementäre Basisschicht ausgebildet. Dadurch schließt die Basisschicht unmittelbar an der Basiskontaktschicht an, was einen geringen äußeren Basisbahnwiderstand zur Folge hat.

[0007] Die Breite des Ernitters wird schließlich bei dem erfindungsgemäßen Verfahren durch die Abstandsstücke im Emitterkontaktloch bestimmt. Dadurch wird die Breite des Emitters wesentlich genauer als beim Stand der Technik definiert.

[0008] Weitere zweckmäßige Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche. [0009] Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der beigefügten Zeichnung erläutert. Es zeigen:

Figur 1 bis 4

jeweils Querschnitte durch einen Schichtaufbau auf einem Substrat zu aufeinanderfolgenden Zeitpunkten während der Ausführung eines ersten Ausführungsbeispiels des erfindungsgemäßen Verfahrens;

Figur 5 bis 9

Querschnitte durch einen Schichtaufbau auf einem Substrat während der Ausführung eines abgewandelten Ausführungsbeispiels der Erfindung;

Figur 10 bis 14

50

Querschnitte durch einen Schichtaufbau, der bei der Anwendung eines weiteren Ausführungsbeispiels der Erfindung entsteht;

Figur 15 bis 18

Querschnitte durch einen Schichtaufbau, bei dessen Herstellung die selektive Abscheidung einer Isolierschicht zur Anwendung kommt; und

Figur 19 bis 22

Querschnitte durch einen Schichtaufbau, der bei der Anwendung eines abgewandelten Verfahrens mit selektiver Abscheidung der Isolierschicht entsteht.

[0010] Die Figuren 1 bis 4 veranschaulichen ein in einen BICMOS-Prozeß integrierbares Herstellungsverfahren für einen bipolaren Transistor. Der Übersichtlichkeit halber ist in den Figuren 1 bis 4 nur ein Emitterkontaktbereich 1 dargestellt. Der dazugehörige Kollektorkontaktbereich ist in den Figuren 1 bis 4 nicht dargestellt. An den Emitterkontaktbereich 1 des bipolaren Transistors schließt sich ein ebenfalls nur teilweise dargestellter Feldeffekttransistor 2 mit einem Gate 3 und einer Drain 4 an. In Figur 1 und den folgenden Figuren im einzelnen nicht dargestellt ist ein Substrat 5, auf dem sich der Schichtaufbau befindet.

[0011] Zur Herstellung des Schichtaufbaus werden auf dem Substrat 5 zunächst die Isolierbereiche 6 aus Feldoxid hergestellt. Danach erfolgt die Abscheidung und Strukturierung einer Schicht aus Polysilizium, die unter anderem das Gate 3 des Feldeffekttransistors 2 bildet. Durch Implantation wird dann im Substrat 5 ein leicht dotierter Bereich 8 der Drain 4 ausgebildet.

[0012] An diese Herstellungsschritte schließt sich die Bearbeitung des Emitterkontaktbereichs 1 an. In einem ersten Schritt wird im Emitterkontaktbereich ein Platzhalter 9, beispielsweise aus einem Nitrid hergestellt. Der Platzhalter 9 dient in einem nachfolgenden Implantationsvorgang als Maske, um eine im Substrat 5 implantierte hochdotierte Basiskontaktschicht 10 in ihrer Ausdehnung nach innen hin zu begrenzen. Im gleichen Verfahrensschritt wird auch eine Drainkontaktschicht 11 im Bereich des Feldeffekttransistors 2 implantiert.

[0013] Die so gewonnene Struktur wird von Isolierschichten 12 überdeckt, die beispielsweise aus Tetra-Ethyl-Ortho-Silikat hergestellt werden. Wie in Figur 2 dargestellt werden die Isolierschichten anschließend durch Chemisch-Mechanisches Polieren eingeebnet. Dabei wird der Platzhalter 9 freigelegt. Außerdem wird der auf dem Isolierbereich 6 aufliegende Teil der das Gate 3 bildenden Schicht teilweise freigelegt.

[0014] Danach erfolgt gemäß Figur 3 das Ausätzen des Platzhalters 9, so daß ein Emitterkontaktloch 13 entsteht. Durch das Emitterkontaktloch 13 hindurch erfolgt zunächst auch die Implantation eines Podestkollektors 14. Ein derartiger Podestkollektor 14 wird häufig auch als SIC (Selectively Implanted Collector) bezeichnet. Oberhalb des Podestkollektors 14 wird danach eine Basisschicht 15 implantiert. Da der Platzhalter 9 zum einen die seitliche Ausdehnung der Basiskontaktschicht 10 nach innen hin begrenzt und zum anderen die seitliche Ausdehnung des Emitterkontaktlochs bestimmt, entsteht durch die Implantation der Basisschicht 15 eine zur Basiskontaktschicht 10 komplementäre Basisschicht 15. Infolgedessen schließt die Basisschicht 15 unmittelbar an die hoch dotierte Basiskontaktschicht 10

an.

[0015] Auf den Implantationsvorgang folgt die Herstellung von Abstandsstücken 16 im Emitterkontaktloch 13

[0016] Im nächsten, in Figur 4 dargestellten Verfahrensschritt wird die Emitterschicht 17 im Emitterkontaktloch 13 abgeschieden. Die Breite der an der Basisschicht 15 anliegenden Emitterschicht 17 wird durch den Abstand der Abstandsstücke 16 bestimmt. Die Genauigkeit bei der Fertigung der Abstandsstücke 16 bestimmt somit auch die Schwankungsbreite des äußeren Basisbahnwiderstands zwischen dem Rand der Emitterschicht 17 und der Basiskontaktschicht 10.

[0017] Abschließend kann die Emitterschicht 17 an in Figur 4 nicht dargestellte, zu darüberliegende Leiterbahnen aus Metall führende Vias angeschlossen werden.

[0018] Bei dem in den Figuren 5 bis 9 dargestellten, abgewandelten Ausführungsbeispiel ist der Anschluß an Leiterbahnen auf andere Art und Weise vorgenommen worden. Wie aus Figur 5 hervorgeht, ist auf die Isolierschicht 12 aus Tetra-Ethyl-Ortho-Silikat eine weitere Isolierschicht 18 aus borhaltigem Phosphorglas (BPSG) aufgebracht. Letztere Schicht wird beispielsweise durch Chemisch-Mechanisches Polieren eingeebnet, so daß der Platzhalter 9 freigelegt wird. Die übrigen Verfahrensschritte werden genauso wie bei dem in den Figuren 1 bis 4 dargestellten Ausführungsbeispiel durchgeführt. Im Unterschied zu dem in den Figuren 1 bis 4 dargestellten Ausführungsbeispiel gestattet die Isolierschicht 18 aus borhaltigem Phosphorglas jedoch das unmittelbare Aufbringen einer Leiterbahn 19 auf der Emitterschicht 17. Entsprechend wird die Drainkontaktschicht 11 über ein Via 20 mit einer Leiterbahn 21 verbunden. [0019] Das in den Figuren 5 bis 9 vorgestellte Verfahren gestattet somit, einen besonders flachen Schichtaufbau herzustellen. Es erfordert jedoch eine genaue Justierung des Ionstrahls bei der Implantation des Podestkollektors 14 und der Basisschicht 15, um unerwünschte Abschattungen des Ionenstrahls zu verhin-

[0020] Ein weiteres abgewandeltes Verfahren ist in den Figuren 10 bis 14 dargestellt. Im Gegensatz zu den bereits beschriebenen Verfahren gemäß den Figuren 1 bis 9 ist hier der Platzhalter 9 von der gleichen Schicht gebildet, die auch das Gate 3 des Feldeffekttransistors 2 bildet. Folglich besteht der Platzhalter 9 nicht wie bei den Ausführungsbeispielen aus den Figuren 1 bis 9 aus einem Nitrid, sondern aus Polysilizium. Außerdem sind an den Platzhalter 9 außen Abstandsstücke 7 angesetzt. Da die Isolierschichten 12 nur soweit abgetragen werden, bis der im Isolierbereich 6 auf dem Feldoxid aufliegende Teil der Gateschicht 3 freigelegt ist, ist es erforderlich, in einem zusätzlichen Arbeitsschritt den Platzhalter 9 freizulegen, so daß dieser entfernt werden kann.

[0021] Wie in Figur 12 dargestellt, wird zu diesern Zweck oberhalb des Platzhalters 9 eine Zugangsöff-

30

35

nung 22 ausgeätzt. Zweckmäßigerweise ist die seitliche Ausdehnung der Zugangsöffnung 22 größer als die seitliche Ausdehnung des eigentlichen Emitterkontaktlochs 13, so daß keine hohe Justiergenauigkeit bei der Herstellung der Zugangsöffnung 22 erforderlich ist. Die nachfolgenden Verfahrensschritte werden ebenso wie die entsprechenden Verfahrensschritte bei den beiden in den Figuren 1 bis 9 dargestellten Ausführungsbeispielen ausgeführt. Aufgrund der mehrstufigen Gestalt von Zugangsöffnung 22 und Emitterkontaktloch 13 sind die Abstandsstücke 16 jedoch auf das eigentliche Emitterkontaktloch 13 und die Zugangsöffnung 22 aufgeteilt. [0022] Das in den Figuren 10 bis 14 vorgestellte Verfahren ist insofern günstig, als für die Ausbildung des Platzhalters 9 kein zusätzlicher Prozeßschritt erforderlich ist. Dafür muß jedoch ein zusätzlicher Ätzschritt zum Ausätzen der Zugangsöffnung 22 in Kauf genommen werden. Darüber hinaus wird die Implantation der Basiskontaktschicht 10 durch die Abstandsstücke 7 am Platzhalter 9 behindert.

[0023] Den anhand der Figuren 1 bis 14 beschriebenen Ausführungsbeispielen ist gemeinsam, daß die Isolierschichten 12 ganzflächig aufgetragen werden und anschließend soweit abgetragen werden, bis der Platzhalter freigelegt ist. Es sind jedoch auch Verfahren bekannt, mit denen eine Isolierschicht aus einem Oxid selektiv auf ein Substrat aufgebracht wird. Ein derartiges Verfahren ist das sogenannte SELOX-Verfahren, in dem durch Ozon aktiviertes Tetra-Ethyl-Ortho-Silikat auf monokristallines Silizium aufgebracht wird.

[0024] Bei dem in den Figuren 15 bis 18 dargestellten Verfahren wird zunächst der Platzhalter 9 im Emitterkontaktbereich ausgebildet. In diesem Fall handelt es sich um einen Platzhalter aus einem Nitrid, der auf das Substrat 5 aus Silizium aufgebracht ist. Anschließend wird die Basiskontaktschicht 10 implantiert, wobei der Platzhalter 9 als Maske verwendet wird. In einem weiteren Verfahrensschritt wird daraufhin der Raum oberhalb der Basiskontaktschicht 10 im SELOX-Verfahren selektiv mit einer Isolierschicht 23 gefüllt. Die Dicke der Isolierschicht 23 entspricht dabei der Dicke des Platzhalters 9. Anschließend wird der Platzhalter 9 ausgeätzt und der Podestkollektor 14 und die Basisschicht 15 implantiert. Danach erfolgt die Herstellung der Abstandsstücke 16 und die darauffolgende Abscheidung der 45 Emitterschicht 17.

[0025] Dieses Verfahren hat den Vorteil, daß kein Einebnen der Isolierschicht 23 erforderlich ist, um den Platzhalter 9 freizulegen.

[0026] In einer bevorzugten Ausführungsform der Erfindung ist der Platzhalter 9 ein Teil der Gateschicht 3. Der Platzhalter 9 wird zusammen mit dem Gate des Feldeffekttransistors 2 ausgebildet und ist wie dieser seitlich von Abstandsstücken 7 begrenzt. Da die Prozeßführung zur Ausbildung des Platzhalters 9 die 55 gleiche ist wie die zur Ausbildung des Gates des Feldeffekttransistors, umfaßt die Basiskontaktschicht 10 jeweils einen leicht dotierten Bereich 24 und einen hoch

dotierten Bereich 25. Der leicht dotierte Bereich der Basiskontaktschicht 24 entspricht dabei dem leicht dotierten Bereich 8 des Feldeffekttransistors 2 und der hoch dotierte Bereich der Basiskontaktschicht 25 entspricht der Drainkontaktschicht 11 des Feldeffekttransistors 2. [0027] Anschließend wird der Raum über der Basiskontaktschicht 10 im SELOX-Verfahren selektiv mit der Isolierschicht 23 gefüllt. Die Höhe der Isolierschicht 23 entspricht dabei im wesentlichen der Höhe des Platzhalters 9. Anschließend wird der Platzhalter 9 ausgeätzt und die Basisschicht 15 sowie der Podestkollektor 14 implantiert. Schließlich erfolgt das Abscheiden der Emitterschicht 17.

[0028] Gegenüber dem Verfahren aus den Figuren 15 bis 18 weist das Verfahren aus den Figuren 19 bis 22 den zusätzlichen Vorteil auf, daß für das Ausbilden des Platzhalters 9 kein zusätzlicher Prozeßschritt erforderlich ist. Die vollkommene Integration in den Herstellungsvorgang für den Feldeffekttransistor 2 wird auch nicht dadurch erschwert, daß wie im Ausführungsbeispiel der Figuren 10 bis 14 ein zusätzlicher Ätzschritt zur Ausbildung der Zugangsöffnung 22 erforderlich ist. [0029] Es sei angemerkt, daß es zur Ausführung des hier beschriebenen Verfahrens nicht auf bestimmte Materialien ankommt. Wesentlich ist die Verwendung des Platzhalters 9 und die dadurch erzielten Vorteile bezüglich der Größe und der Genauigkeit des so hergestellten bipolaren Transistors.

Patentansprüche

- 1. Verfahren zur Herstellung eines bipolaren Transistors in einem BICMOS Prozeß mit folgenden Verfahrensschritten:
 - Abscheiden und Strukturieren eins Platzhalters auf einem Substrat (5) in einem Emitterkontakt-
 - Herstellen einer Basiskontaktschicht (10, 24, 25) neben dem Emitterkontaktbereich (1);
 - Ausbilden einer Isolierschicht (12, 23) oberhalb der Basiskontaktschicht (10, 24, 25);
 - Entfernen des Platzhalters (9) zur Bildung eines Emitterkontaktlochs (13);
 - Herstellen einer in ihrer Ausdehnung seitlich durch das Emitterkontaktloch (13) begrenzten Basisschicht (15);
 - Ausbilden von Abstandsstücken (16) im Emitterkontaktloch (13); und
 - Ausbilden einer Emitterschicht (17) im Emitterkontaktloch (13).
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basisschicht (15) implantiert wird.
- 3. Verfahren nach Anspruch 1 oder 2.

dadurch gekennzeichnet,

daß die Basiskontaktschicht (10, 24, 25) durch Implantation hergestellt wird.

 Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Basiskontaktschicht (10, 24, 25) in eine leicht dotierte Zone des Substrats implantiert wird.

 Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß unterhalb der Basisschicht (15) ein Podestkollektor (14) implantiert wird.

 Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Platzhalter (9) aus einem Nitrid hergestellt wird.

 Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzelchnet, daß der Platzhalter (9) aus Polysilizium hergestellt wird.

 Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Platzhalter (9) vor dem Entfernen durch Einebnen der Isolierschicht (12) freigelegt wird.

 Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Platzhalter (9) vor dem Entfernen durch Ausätzen der Isolierschicht (12) freigelegt wird.


10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Isolierschicht (12) aus Tetra-Ethyl-Ortho-Silikat hergestellt wird.


 Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzelchnet, daß die Isolierschicht (12) eine borhaltige Phosphorglasschicht umfaßt.


 Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Isolierschicht (23) selektiv oberhalb der Basiskontaktzone (24, 25) abgeschieden wird.


50


40























































EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung EP 00 10 3726

	EINSCHLÄGIGE	DOKUMENTE			
Kategoria	Kennzeichnung des Dokume der maßgeblicher	ants mit Angabe, soweil erforderlic n Teile	h, Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Ind.C1.7)	
x	US 5 147 810 A (SUZU 15. September 1992 * Abbildungen 3,5 * * Spalte 4, Zeile 32		1,2,5-9	H01L21/331 H01L21/8249	
	* Spalte 6, Zeile 20 * Spalte 7, Zeile 3 * Spalte 8, Zeile 6 * Spalte 9, Zeile 1: *	- Zeile 24 *	51		
A			10-12		
X	US 5 648 279 A (IMA 15. Juli 1997 (1997 * Abbildung 7 *	-07-15)	1,5,12		
A	* Spalte 2, Zeile 1	- Zerie 6/ *	2,3,6, 10,11		
D,A	US 5 516 708 A (LI 14. Mai 1996 (1996- * Abbildungen 1-9 *		1-4,6,7, 9,12	RECHERCHIERTE SACHGEBIETE (Im.CI.7)	
	*	1 - Spalte 6, Zeile		11022	
A	EP 0 326 211 A (PHI 2. August 1989 (198 * Abbildungen 2-12 * Spalte 2, Zeile 4	9-08-02)	1-4,6,7, 9,12		
	* Spalte 5, Zeile 1	9 - Spalte 8, Zeile	4 *	-	
		-/			
				,	
Derv	ortiegende Recherchenbericht wu	rde für alle Patentansprüche erate			
	Recherchenort	Abschlußdatum der Rechasch		Profes	
	BERLIN	7. Juni 20 80	Pol	lesello, P	
X:vo Y:vo an A:ten O:sal	KATEGORIE DER GENANNTEN DOKI n besonderer Bedeutung allein betrach n besonderer Bedeutung in Verbindung deren Veröffenflichung derselben Kateg denologischer Hintergrund absolutifüliche Öffenbanung nischen lifesratur	tet nach dass / na	: der Erfindung zugrunde liegende Theorien oder Grundsätze : älteres Patentidokument, das jedoch erst am oder nach dass Anmeldedetum veröffentlicht worden ist): in der Anmeldung angeführtes Dokument : aus enderen Gründen angeführtes Dokument : Mitglied der gleichen Patentiannille, übereinstimmendes		



EUROPÄISCHER RECHERCHENBERICHT

EP 00 10 3726

	EINSCHLÄGIGE	DOKUMENTE			
Kategorie	Kennzeichnung des Dokum der maßgebliche	ents mit Angabe, soweit erforder n Teile	lich, Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.CL7)	
Α	REUSS R H ET AL: "I SELF-ALIGNED NPN FO MOTOROLA TECHNICAL DEVELOPMENTS,US,MOTO ILLINOIS, Bd. 16, 1. August 1! Seiten 100-103, XP0 * Abbildung 3 * * Seite 100, Spalte 101, Spalte 1, Zeil	R BICMOS* DROLA INC. SCHAUMBU 992 (1992-08-01), 90310374 2, Zeile 11 - Seite		_	
A	US 4 698 127 A (HID 6. Oktober 1987 (19 * Abbildungen 3-9 * * Spalte 1, Zeile 5 * Spalte 3, Zeile 1	87-10-06) 6 - Spalte 2, Zeile	9 *		
A	EP 0 409 041 A (TEX 23. Januar 1991 (19 * Abbildungen 1,2 * * Spalte 11, Zeile	91-01-23)	1,10 e 6	RECHERCHIERTE SACHGEBIETE (Inl.Cl.7)	
Der v	orliegende Recherchenbericht wu	rde für alle Patentansprüche ers Abschlußdatum der Reche		Profer	
	Recherohenort		1		
X;vo Y;vo and A;tec	BERLIN KATEGORIE DER GENANNTEN DOK n besonderer Bedeutung allein betrach n besonderer Bedeutung in Verbindung deren Veröffentlichung dereelben Kaba phnologischer Hirrbargnund	tet E: afteres F mach det prite eher D: in der Al porie L: aus and	T: der Erfindung zugrunde Begende Theorien oder Grundsätze E: ätteres Patentidokurnent, das jedoch erst am oder nach dem Anmeldesdatum veröffentlicht worden ist D: in der Anmeldesdatum veröffentlicht worden ist L: aus anderen Gründen angeführtes Dokument 8: Möglied der gleichen Patentiannille, übereinstimmendes		

ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT ÜBER DIE EUROP**ÄI**SCHE PATENTANMELDUNG NR.

EP 00 10 3726

In diesem Anhang sind die Mitglieder der Patentlamitien der im obengenannten europäischen Recherchenbericht angeführten Patentdokumente angegeben.
Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

07-06-2000

		Datum der Veröffentlichung		Mitglied(er) der Patentfamilie	Datum der Veröffentlichun
47810	A	15-09-1992	JP	3206621 A	10-09-19
48279	A	15-07-1997	JP JP	2654540 B 80083 5 1 A	17-09-199 12-01-199
16708	A	14-05-1996	KEI	NE	
26211	A	02-08-1989	NL CN DE JP JP JP KR US	8800157 A 1034827 A,B 68916045 D 68916045 T 1978456 C 2005432 A 7013973 B 9711641 B 4969026 A 5024956 A	16-08-198 16-08-198 21-07-199 23-03-199 17-10-199 10-01-199 15-02-199 12-07-199 06-11-199 18-06-199
98127	A	06-10-1987	JP JP JP JP DE EP	61234563 A 61296767 A 1819443 C 5030303 B 62071272 A 3683183 A 0199497 A	18-10-198 27-12-198 27-01-199 07-05-199 01-04-198 13-02-199 29-10-198
99041	A	23-01-1991	DE DE JP US US	69022906 D 69022906 T 3148862 A 5910676 A 5171702 A	16-11-199 21-03-199 25-06-199 08-06-199 15-12-199
					•
	98127	48279 A 16708 A 26211 A	Patentidokument Veröffentlichung 47810 A 15-09-1992 48279 A 15-07-1997 16708 A 14-05-1996 26211 A 02-08-1989	Patentdokument Veröffentlichung 47810 A 15-09-1992 JP 48279 A 15-07-1997 JP JP 16708 A 14-05-1996 KE18 26211 A 02-08-1989 NL CN DE DE DE JP	Patentidokument Veröffentlichung Patentiamilie

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.